اعانه 15 سپتمبر 2024 – 1 اکتبر2024
د پیسو د راټولولو په اړه
د کتابونو لټون
کتابونه
اعانه:
71.6% مقصد ته رسیدل
داخلیدل
داخلیدل
د اګ ان شوو کاروونکو د پاره لاندی شیان په لاسرسۍ کښې دي:
شخصي نصیحتونه
د Telegram بوت
د ډاونلوډونو تاریخ
ایمیل یا Kindle ته لېږل
د منتخباتو مدیریت
په منتخباتو کښې خوندي کول
شخصي
د کتابونو درخواستونه
مطالعه
Z-Recommend
کتابونو انتخاب
مشهورترین
درجه (قاطیغوری(
برخه اخیستل
کومک
ډاونلوډونه
Litera Library
د کاغذ کتابونه ډالۍ کړئ
کاغذی کتابونه اضافه کول
Search paper books
زما LITERA Point
د مهمو اصطلاحاتو پلټنه
Main
د مهمو اصطلاحاتو پلټنه
search
1
Design of Arithmetic Circuits in Quantum Dot Cellular Automata Nanotechnology
Springer International Publishing
K. Sridharan
,
Vikramkumar Pudi (auth.)
adder
qca
majority
gates
adders
hybrid
gate
log2
quantum
delay
prefix
simulation
input
qcadesigner
cellular
automata
associative
layout
required
shown
clock
ripple
circuits
designs
dht
operations
output
carries
brent
lemma
computation
kogge
multiplier
presented
inputs
crossover
ladner
operation
approach
transform
arithmetic
count
fischer
realization
polarization
total
stages
efficient
inverter
discrete
کال:
2015
ژبه:
english
فایل:
PDF, 10.15 MB
ستاسی تیګی:
0
/
0
english, 2015
2
Quantum-Dot Cellular Automata Based Digital Logic Circuits: A Design Perspective
Springer Singapore
Trailokya Nath Sasamal
,
Ashutosh Kumar Singh
,
Anand Mohan
qca
gate
reversible
input
quantum
gates
output
clock
designs
adder
cellular
automata
circuits
majority
circuit
delay
proposed
clocking
coplanar
multilayer
layout
dissipation
simulation
inputs
presented
xor
flip
implementation
outputs
function
technology
qcadesigner
computation
shown
efficient
electron
figure
tunneling
arithmetic
mv3
multiplexer
adders
crossing
feynman
zones
flop
signal
toffoli
computing
divider
کال:
2020
ژبه:
english
فایل:
PDF, 12.13 MB
ستاسی تیګی:
0
/
0
english, 2020
3
Design of Semiconductor QCA Systems
Artech House
Weiqiang Liu
,
Earl Swartzlander
,
Maire O'Neill
qca
adder
figure
circuits
delay
clocking
systems
quantum
multiplier
array
layout
automata
cellular
adders
multipliers
systolic
circuit
shown
designs
timing
semiconductor
delays
majority
clock
proposed
cmos
architecture
proceedings
gates
multilayer
technology
retiming
input
coplanar
simulation
divider
conference
matrix
nanotechnology
schematic
gate
transactions
bcd
wires
implementation
method
binary
latency
complexity
crossovers
کال:
2013
ژبه:
english
فایل:
PDF, 21.86 MB
ستاسی تیګی:
0
/
4.0
english, 2013
1
د
دې لینک
تعقیب کړئ یا په ټیلیګرام کښې دا "@BotFather" بوټ ومومئ
2
کمانډ واستوئ /newbot
3
د خپل بوټ نوم ولیکئ
4
د بوټ د استفادې کوونکي نوم ولیکئ
5
د BotFather وروستی پیغام کاپي کړئ او دلته یې پیسټ کړئ
×
×